Таблица истинности описывающа логику работы приведена ниже.
L-низкий уровень
Н-высокий уровень
Х-низкий или высокий, без разницы
Если посидеть и повтыкать с минуту, то можно понять что ничего сложного тут нет =) Стоит отметить, что активный уровень на выходе - низкий (low). Помимо входов-выходов присутствуют два разрешающих вывода enable , включенных по логической И . Дешифратор будет выполнять свою функцию только тогда, когда обе эти ноги сидят на земле.
Имхо, недостатком является только то, что в любой момент времени только на одном из выходов может быть активный уровень. Поэтому, если потребуется одновременное включение нескольких выходов, придется приделывать динамическое управление.
$regfile
=
"attiny13.dat"
$crystal
=
1000000
Config Portb = Output
Portb
=
&B00001111
Waitms
100
Portb
=
&B00001110
Waitms
100
Portb
=
&B00001101
Waitms
100
Portb
=
&B00001100
Waitms
100
Portb
=
&B00001011
Waitms
100
Portb
=
&B00001010
Waitms
100
Portb
=
&B00001001
Waitms
100
Portb
=
&B00001000
Waitms
100
Portb
=
&B00000111
Waitms
100
Portb
=
&B00000110
Waitms
100
Portb
=
&B00000101
Waitms
100
Portb
=
&B00000100
Waitms
100
Portb
=
&B00000011
Waitms
100
Portb
=
&B00000010
Waitms
100
Portb
=
&B00000001
Waitms
100
Portb
=
&B00000000
waitms
100
Loop
Вот что получится в итоге:
Еще на основе дешифратора можно построить расширитель для клавиатуры, и таким образом получить в распоряжение 16 кнопок занимающих 5 пинов микроконтроллера. Например вот простой пример для attiny2313:
В основном цикле выполняется какая-нибудь программа, например мигание светодиода. По переполнению таймера происходит прерывание, в обработчике прерывания происходит сканирование клавиатуры и если была нажата кнопка, на ноге PortB.7 появится низкий уровень. Узнав в какой момент было нажатие, можно узнать номер нажатой кнопки. Этот номер отправим по UART:
$regfile
=
"attiny2313.dat"
$crystal
=
1000000
$baud
=
1200
Dim
M As
Byte
Dim
N As
Byte
Config
Portb
=
Output
Config
Portb.7
=
Input
Config
Portd.2
=
Output
Config
Timer1
=
Timer , Prescale =
8
"переполнение таймера каждые 0,5 сек
On
Timer1
Keyboard
:
Enable
Interrupts
Enable
Timer1
Do "***выполняем основную программу***
Portd.2
=
1
Wait
1
Portd.2
=
0
Wait
1
Loop
End
Keyboard
:
For
M =
0
To 15
Step 1
Portb
=
M
If
Pinb.7
=
0
Then
"если была нажата кнопка
N =
M "смотрим в какой момент она была нажата
M =
0
Print
N "печатаем номер кнопки
Return
"и выходим из цикла
End
If
"если нажатия небыло, продолжим сканирование до конца
Waitms
10
Next
M
Return
"возвращаемся в основной цикл программы
Владельцы патента RU 2559705:
Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п.
В различных вычислительных и управляющих системах широко используются дешифраторы, реализованные на основе транзисторно-транзисторной и эмиттерно-связанной логики , работающие по законам булевой алгебры и имеющие по выходу два логических состояния «0» и «1», характеризующихся низким и высоким потенциалами. Классическая архитектура дешифратора опубликована в статьях и книгах , серийно выпускаются микросхемы .
Существенный недостаток дешифраторов данного класса состоит в том, что его логические элементы, используя потенциальные двоичные сигналы, обладают многоярусной структурой, которую невозможно или неэффективно использовать на современных низковольтных техпроцессах, а также нелинейностью рабочих режимов элементов и критичностью параметров структуры логических элементов и входных сигналов. В конечном итоге это приводит к снижению быстродействия известных дешифраторов.
В качестве устройств обработки цифровой информации используются также транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал , реализующих функцию логической обработки входных токовых переменных.
Существенный недостаток известных схем данного класса состоит в том, что они не реализуют функцию преобразования двух входных токовых сигналов, имеющих четыре состояния «00», «01», «10», «11», в четыре выходных токовых сигнала. Это не позволяет на его основе создать полный базис средств обработки сигналов с токовыми переменными, функционирующих на принципах линейной алгебры.
В работах , а также монографиях соавтора настоящей заявки показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с двузначным и многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока Ι 0 . Заявляемое устройство «Дешифратор 2 в 4» относится к этому типу логических устройств и работает с входными токовыми сигналами и формирует выходной токовый сигнал.
Ближайшим прототипом заявляемого устройства является логическое устройство «Дешифратор 2 в 4», представленное в патенте US 5742154, содержащее первый 1 и второй 2 логические входы устройства, первый 3, второй 4, третий 5, четвертый 6 токовые логические выходы устройства, первый 7, второй 8 и третий 9 выходные транзисторы, базы которых объединены и подключены к первому 10 источнику напряжения смещения, четвертый 11, пятый 12 и шестой 13 выходные транзисторы другого типа проводимости, базы которых объединены и подключены ко второму 14 источнику напряжения смещения, эмиттер первого 7 выходного транзистора соединен с эмиттером четвертого 11 выходного транзистора, эмиттер второго 8 выходного транзистора соединен с эмиттером пятого 12 выходного транзистора, эмиттер третьего 9 выходного транзистора соединен с эмиттером шестого 13 выходного транзистора, первый 3 токовый логический выход устройства связан с коллектором первого 7 выходного транзистора, второй 4 токовый логический выход устройства связан с коллектором третьего 9 выходного транзистора, коллектор четвертого 11 выходного транзистора связан с третьим 5 токовым логическим выходом устройства, коллектор шестого 13 выходного транзистора связан с четвертым 6 токовым логическим выходом устройства, первое 15 и второе 16 токовые зеркала, согласованные с первой 17 шиной источника питания, третье 18 токовое зеркало, согласованное со второй 19 шиной источника питания, вспомогательный источник опорного тока 20.
Основная задача предлагаемого изобретения состоит в создании логического элемента, обеспечивающего дешифрацию состояния двух входных логических переменных и формирования в токовой форме четырех выходных сигналов. В конечном итоге это позволяет повысить быстродействие известных устройств преобразования информации с использованием заявляемого дешифратора и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры .
Поставленная задача решается тем, что в логическом устройстве «Дешифратор 2 в 4» (фиг. 1), содержащем первый 1 и второй 2 логические входы устройства, первый 3, второй 4, третий 5, четвертый 6 токовые логические выходы устройства, первый 7, второй 8 и третий 9 выходные транзисторы, базы которых объединены и подключены к первому 10 источнику напряжения смещения, четвертый 11, пятый 12 и шестой 13 выходные транзисторы другого типа проводимости, базы которых объединены и подключены ко второму 14 источнику напряжения смещения, эмиттер первого 7 выходного транзистора соединен с эмиттером четвертого И выходного транзистора, эмиттер второго 8 выходного транзистора соединен с эмиттером пятого 12 выходного транзистора, эмиттер третьего 9 выходного транзистора соединен с эмиттером шестого 13 выходного транзистора, первый 3 токовый логический выход устройства связан с коллектором первого 7 выходного транзистора, второй 4 токовый логический выход устройства связан с коллектором третьего 9 выходного транзистора, коллектор четвертого 11 выходного транзистора связан с третьим 5 токовым логическим выходом устройства, коллектор шестого 13 выходного транзистора связан с четвертым 6 токовым логическим выходом устройства, первое 15 и второе 16 токовые зеркала, согласованные с первой 17 шиной источника питания, третье 18 токовое зеркало, согласованное со второй 19 шиной источника питания, вспомогательный источник опорного тока 20, предусмотрены новые элементы и связи - первый 1 логический вход устройства связан со входом третьего 18 токового зеркала, второй 2 логический вход устройства соединен со входом первого 15 токового зеркала, первый 21 токовый выход первого 15 токового зеркала соединен с объединенными эмиттерами второго 8 и пятого 12 выходных транзисторов и через вспомогательный источник опорного тока 20 связан со второй 19 шиной источника питания, второй 22 токовый выход первого 15 токового зеркала соединен с объединенными эмиттерами первого 7 и четвертого 11 выходных транзисторов и подключен к первому 23 токовому выходу третьего 18 токового зеркала, коллектор второго 8 выходного транзистора связан со входом второго 16 токового зеркала, токовый выход которого подключен к объединенным эмиттерам третьего 9 и шестого 13 выходных транзисторов и связан со вторым 24 токовым выходом третьего 18 токового зеркала, причем коллектор пятого 12 выходного транзистора связан со второй 19 шиной источника питания.
Схема логического устройства-прототипа показана на фиг. 1. На фиг. 2 представлена схема заявляемого устройства в соответствии с п. 1 формулы изобретения.
На фиг. 3 представлена схема заявляемого устройства в соответствии с п. 2, п. 3, п. 4 формулы изобретения.
На фиг. 4 приведена принципиальная схема фиг. 3 в среде компьютерного моделирования МС9 с конкретным выполнением основных функциональных узлов (токовых зеркал, источников опорного тока).
На фиг. 5 представлены результаты компьютерного моделирования схемы фиг. 4.
Логическое устройство «Дешифратор 2 на 4» фиг. 2 содержит первый 1 и второй 2 логические входы устройства, первый 3, второй 4, третий 5, четвертый 6 токовые логические выходы устройства, первый 7, второй 8 и третий 9 выходные транзисторы, базы которых объединены и подключены к первому 10 источнику напряжения смещения, четвертый 11, пятый 12 и шестой 13 выходные транзисторы другого типа проводимости, базы которых объединены и подключены ко второму 14 источнику напряжения смещения, эмиттер первого 7 выходного транзистора соединен с эмиттером четвертого 11 выходного транзистора, эмиттер второго 8 выходного транзистора соединен с эмиттером пятого 12 выходного транзистора, эмиттер третьего 9 выходного транзистора соединен с эмиттером шестого 13 выходного транзистора, первый 3 токовый логический выход устройства связан с коллектором первого 7 выходного транзистора, второй 4 токовый логический выход устройства связан с коллектором третьего 9 выходного транзистора, коллектор четвертого 11 выходного транзистора связан с третьим 5 токовым логическим выходом устройства, коллектор шестого 13 выходного транзистора связан с четвертым 6 токовым логическим выходом устройства, первое 15 и второе 16 токовые зеркала, согласованные с первой 17 шиной источника питания, третье 18 токовое зеркало, согласованное со второй 19 шиной источника питания, вспомогательный источник опорного тока 20. Первый 1 логический вход устройства связан со входом третьего 18 токового зеркала, второй 2 логический вход устройства соединен со входом первого 15 токового зеркала, первый 21 токовый выход первого 15 токового зеркала соединен с объединенными эмиттерами второго 8 и пятого 12 выходных транзисторов и через вспомогательный источник опорного тока 20 связан со второй 19 шиной источника питания, второй 22 токовый выход первого 15 токового зеркала соединен с объединенными эмиттерами первого 7 и четвертого 11 выходных транзисторов и подключен к первому 23 токовому выходу третьего 18 токового зеркала, коллектор второго 8 выходного транзистора связан со входом второго 16 токового зеркала, токовый выход которого подключен к объединенным эмиттерам третьего 9 и шестого 13 выходных транзисторов и связан со вторым 24 токовым выходом третьего 18 токового зеркала, причем коллектор пятого 12 выходного транзистора связан со второй 19 шиной источника питания.
На фиг. 3 в соответствии с п. 2 формулы изобретения первый 1 логический вход устройства связан со входом третьего 18 токового зеркала через первый дополнительный инвертирующий каскад, выполненный в виде первого 26 дополнительного токового зеркала, согласованного с первой 17 шиной источника питания.
На фиг. 3 в соответствии с п. 3 формулы изобретения коллектор четвертого 11 выходного транзистора связан с третьим 5 токовым логическим выходом устройства через второй дополнительный инвертирующий каскад, выполненный в виде второго 27 дополнительного токового зеркала, согласованного со второй 19 шиной источника питания.
Кроме этого, на фиг. 3 в соответствии с п. 4 формулы изобретения коллектор шестого 13 выходного транзистора связан с четвертым 6 токовым логическим выходом устройства через третий дополнительный инвертирующий каскад, выполненный в виде третьего 28 дополнительного токового зеркала, согласованного со второй 19 шиной источника питания.
Рассмотрим работу предлагаемой схемы дешифратора с токовыми входами и выходами фиг. 2.
Дешифратор 2 в 4 реализует известные функции :
где А 0 , A ¯ 0 - прямой и инверсный сигналы на входе 1 устройства фиг. 2,
A 1 , A ¯ 1 - прямой и инверсный сигналы на входе 2 устройства фиг. 2.
Особенностью их реализации в линейной алгебре является использование для этой цели операции усеченной разности:
таблица истинности которой приведена ниже
Из таблицы следует, что из четырех возможных сочетаний значений входных переменных единичное значение функции соответствует только одному сочетанию, соответствующему условию А 0 >А 1 . Задавая в таблицу истинности прямые и инверсные входные переменные, можно получить единичное значение функции, соответствующее любому из возможных сочетаний значений входных переменных.
Применение этой операции приводит к следующему представлению логических функций дешифратора:
Реализация этих операций производится следующим образом.
Сигналы входных переменных А 0 и А 1 через логические входы 1 и 2 поступают на первое 15 и третье 18 токовые зеркала, с помощью которых происходит размножение указанных сигналов и изменение их знака. При этом сигнал А 0 передается в виде вытекающего тока (т.е. в виде А 0) и с помощью третьего токового зеркала 18 преобразуется во втекающий ток (т.е. к виду -А 0), а А 1 поступает в прямой форме в виде втекающего тока (т.е. в виде -A 1) и с помощью первого токового зеркала 15 преобразуется в вытекающий ток (т.е. к виду А 1).
В точке соединения выходов 22 первого токового зеркала 15 и 23 третьего токового зеркала 18 реализуется операция А 1 -A 0 . Разностный сигнал подается на объединенные эмиттеры транзисторов 7 и 11, режимы работы которых задаются первым 10 и вторым 14 источниками напряжения смещения.
Если разностный сигнал положителен, т.е. А 0 -А 1 >0, транзистор 7 закрыт, а транзистор 11 открыт и на выход 5 выдается квант втекающего тока, соответствующий -(A 0 -А 1)=А 1 -A 0 , реализующий выражение (2). При любых других сочетаниях значений квантов тока на выходе 5 ток будет отсутствовать.
Если же А 0 -А 1 ≤0, то транзистор 7 открыт, а транзистор 11 закрыт и на выход 3 выдается квант вытекающего тока, соответствующий А 0 -А 1 , реализующий выражение (3). При любых других сочетаниях значений квантов тока на выходе 3 ток будет отсутствовать.
В точке соединения выхода 21 первого токового зеркала и вспомогательного источника опорного тока 20 производится вычитание А 1 -1. Разностный сигнал подается на объединенные эмиттеры транзисторов 8 и 12, режимы работы которых задаются первым 10 и вторым 14 источниками напряжения смещения. Если разностный сигнал положителен, т.е. А 1 -1>0, транзистор 8 закрыт, а транзистор 12 открыт. Если разностный сигнал меньше или равен нулю, то транзистор 8 открыт, а транзистор 12 закрыт.
В первом случае сигнал через транзистор 12 замыкается на «землю». Во втором случае квант вытекающего разностного тока A 1 -1 с помощью третьего токового зеркала 16 преобразуется в квант вытекающего тока 1-A 1 и из него вычитается втекающий квант тока -A 0 . Разностный сигнал подается на объединенные эмиттеры транзисторов 9 и 13, режимы работы которых задаются первым 10 и вторым 14 источниками напряжения смещения. Если разностный сигнал положителен, т.е. транзистор 9 закрыт, а транзистор 13 открыт. При этом на выход 6 выдается разностный сигнал (1-A 1)-A 0 , в виде вытекающего кванта тока, реализующий выражение (4). При любых других сочетаниях значений квантов тока на выходе 4 ток будет отсутствовать.
Спецификой данного устройства является представление выходных сигналов в виде квантов втекающего (на выходах 3 и 4) и вытекающего (на выходах 5 и 6) тока. Для случая, когда необходимы все выходные сигналы одного направления, может использоваться схема дешифратора, приведенная на фиг. 3. Ее отличием от схемы на фиг. 2 является использование двух дополнительных токовых зеркал 27 и 28, ко входам которых подключены коллекторы транзисторов 11 и 13, а выходы являются выходами 5 и 6 дешифратора. В результате все выходные сигналы представлены квантами втекающего тока.
Как видно из приведенного описания, реализация устройства «Дешифратор 2 в 4» производится в виде стандартных логических функций по законам линейной алгебры путем формированием разности квантов тока 10. Реализация элементов на токовых зеркалах позволяет во многих случаях снизить напряжение питания, а так как все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, повышается общее быстродействие устройства. Использование стабильных значений квантов тока I 0 , а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).
Показанные на фиг. 9, фиг. 10 результаты моделирования подтверждают указанные свойства заявляемых схем.
Таким образом, рассмотренные схемотехнические решения логического устройства «Дешифратор 2 в 4» характеризуются двоичным токовым представлением сигнала и могут быть положены в основу вычислительных и управляющих устройств, использующих линейную алгебру, частным случаем которой является булева алгебра.
БИБЛИОГРАФИЯ
1. Патент US 6243319 В1, fig. 13.
2. Патент US 5604712 А.
3. Патент US 4514829 А.
4. Патент US 20120020179 A1.
5. Патент US 6920078 В2.
6. Патент US 6324117 В1, fig. 3.
7. Патентная заявка US 20040018019 A1.
8. Патент US 5568061 А.
9. Патент US 5148480 A, fig. 4.
10. Brzozowski I., Zachara L., Kos A. Universal design method of n-to-2n decoders // Mixed Design of Integrated Circuits and Systems (MIXDES), 2013 Proceedings of the 20th International Conference, 2013. - C. 279-284, Fig. 1.
11. Subramanyam M.V. Switching Theory and Logic Design / Firewall Media, 2011. Second, - 783 c, Fig. 3.174.
12. SN74LVC1G139 2-to-4 Line Decoder [Электронный ресурс]. URL: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.
13. Патент US 8159304, fig. 5.
14. Патент US №5977829, fig. 1.
15. Патент US №5789982, fig. 2.
16. Патент US №5140282.
17. Патент US №6624701, fig. 4.
18. Патент US №6529078.
19. Патент US №5734294.
20. Патент US №5557220.
21. Патент US №6624701.
22. Патент RU №2319296.
23. Патент RU №2436224.
24. Патент RU №2319296.
25. Патент RU №2321157.
26. Патент US 6556075, fig. 2.
27. Патент US 6556075, fig. 6.
28. Chernov N.I., Yugai V.Y., Prokopenko N.N., и др. Basic Concept of Linear Synthesis of Multi-Valued Digital Structures in Linear Spaces // 11th East-West Design & Test Symposium (EWDTS 2013). - Rostov-on-Don, 2013. - C. 146-149.
29. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93.
30. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.
31. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие. - Таганрог: ТРТУ, 2004 г. - 118 с.
1. Дешифратор 2 на 4, содержащий первый (1) и второй (2) логические входы устройства, первый (3), второй (4), третий (5), четвертый (6) токовые логические выходы устройства, первый (7), второй (8) и третий (9) выходные транзисторы, базы которых объединены и подключены к первому (10) источнику напряжения смещения, четвертый (11), пятый (12) и шестой (13) выходные транзисторы другого типа проводимости, базы которых объединены и подключены ко второму (14) источнику напряжения смещения, эмиттер первого (7) выходного транзистора соединен с эмиттером четвертого (11) выходного транзистора, эмиттер второго (8) выходного транзистора соединен с эмиттером пятого (12) выходного транзистора, эмиттер третьего (9) выходного транзистора соединен с эмиттером шестого (13) выходного транзистора, первый (3) токовый логический выход устройства связан с коллектором первого (7) выходного транзистора, второй (4) токовый логический выход устройства связан с коллектором третьего (9) выходного транзистора, коллектор четвертого (11) выходного транзистора связан с третьим (5) токовым логическим выходом устройства, коллектор шестого (13) выходного транзистора связан с четвертым (6) токовым логическим выходом устройства, первое (15) и второе (16) токовые зеркала, согласованные с первой (17) шиной источника питания, третье (18) токовое зеркало, согласованное со второй (19) шиной источника питания, вспомогательный источник опорного тока (20), отличающийся тем, что первый (1) логический вход устройства связан со входом третьего (18) токового зеркала, второй (2) логический вход устройства соединен со входом первого (15) токового зеркала, первый (21) токовый выход первого (15) токового зеркала соединен с объединенными эмиттерами второго (8) и пятого (12) выходных транзисторов и через вспомогательный источник опорного тока (20) связан со второй (19) шиной источника питания, второй (22) токовый выход первого (15) токового зеркала соединен с объединенными эмиттерами первого (7) и четвертого (11) выходных транзисторов и подключен к первому (23) токовому выходу третьего (18) токового зеркала, коллектор второго (8) выходного транзистора связан со входом второго (16) токового зеркала, токовый выход которого подключен к объединенным эмиттерам третьего (9) и шестого (13) выходных транзисторов и связан со вторым (24) токовым выходом третьего (18) токового зеркала, причем коллектор пятого (12) выходного транзистора связан со второй (19) шиной источника питания.
2. Дешифратор 2 на 4 по п. 1, отличающийся тем, что первый (1) логический вход устройства связан со входом третьего (18) токового зеркала через первый дополнительный инвертирующий каскад, выполненный в виде первого (26) дополнительного токового зеркала, согласованного с первой (17) шиной источника питания.
3. Дешифратор 2 на 4 по п. 1, отличающийся тем, что коллектор четвертого (11) выходного транзистора связан с третьим (5) токовым логическим выходом устройства через второй дополнительный инвертирующий каскад, выполненный в виде второго (27) дополнительного токового зеркала, согласованного со второй (19) шиной источника питания.
4. Дешифратор 2 на 4 по п. 1, отличающийся тем, что коллектор шестого (13) выходного транзистора связан с четвертым (6) токовым логическим выходом устройства через третий дополнительный инвертирующий каскад, выполненный в виде третьего (28) дополнительного токового зеркала, согласованного со второй (19) шиной источника питания.
Похожие патенты:
Изобретение относится к средствам кодирования с использованием сокращенной кодовой книги с адаптивной установкой в исходное положение. Технический результат заключается в снижении объема информации, передаваемой от приемной стороны передающей стороне.
Изобретение относится к вычислительной технике, а именно к кодированию видеоинформации. Технический результат заключается в повышение эффективности кодирования и декодирования битового потока видеоинформации за счет разделения данных на энтропийные слои.
Изобретение относится к способу кодирования последовательности целых чисел, к устройству хранения и к сигналу, переносящему такую кодированную последовательность, а также к способу декодирования этой кодированной последовательности.
Изобретение относится к способу предварительного кодирования, а также к системе и способу построения кодовой книги предварительного кодирования в системе со многими входами и многими выходами (MIMO).
Изобретение относится к области техники, в которой используются оцифрованные сигналы, и может быть применен в устройствах связи, регистрации, записи, воспроизведения, преобразования, кодирования и сжатия сигналов, системах автоматического управления.
Изобретение относится к области электросвязи, а именно к области криптографических устройств и способов проверки электронной цифровой подписи (ЭЦП). .
Изобретение относится к области обработки цифровых сигналов, в частности к сжатию данных и улучшению энтропийного кодирования видеопоследовательностей. Техническим результатом является повышение эффективности и снижение вычислительной сложности энтропийного кодирования. Способ обработки потока данных, состоящего из множества синтаксических элементов, основан на замене синтаксических элементов, значения которых имеют высокую вероятность появления, синтаксическими элементами, значения которых имеют низкую вероятность. Определяют для синтаксического элемента контекст и вычисляют вероятность появления значений тех синтаксических элементов в модели потока данных, которые имеют определенный контекст. Заменяют синтаксические элементы потока данных, имеющие определенный контекст, если вычисленная вероятность появления значения синтаксического элемента выше заданного порога, на синтаксические элементы, значения которых имеют низкую вероятность. 3 н. и 10 з.п. ф-лы, 4 ил., 2 табл.
Изобретение относится к технике связи и предназначено для измерения спектра информационных акустических сигналов. Технический результат - повышение точности измерения спектра информационных акустических сигналов, расширение функциональных возможностей устройства за счет привязки мгновенных значений спектра к регулируемым по длительности отрезкам временного акустического сигнала. Для этого в способе измерения спектра используют дискретно-косинусное преобразование (ДКП) вместо быстрого преобразования Фурье (БПФ), что позволяет повысить точность измерения спектра акустических сигналов за счет увеличения разрешающей способности, уменьшения в спектре уровня боковых лепестков преобразования окна и уменьшения осцилляции оценки амплитуды спектральных составляющих, а также позволяет уменьшить длительности отрезков акустического сигнала, на которых измеряется мгновенный спектр, при этом осуществляется формирование вместо одного двух сигналов (основного и дополнительного), причем дополнительный цифровой акустический сигнал является ортогональным по отношению к основному, осуществляется также привязка измеряемых мгновенных значений спектра, модуля спектра и фазочастотной характеристики сигнала к регулируемым по временному положению и по длительности отрезкам временного акустического сигнала, на которых этот спектр измеряется. 2 н.п. ф-лы, 8 ил.
Изобретение относится к беспроводной связи. Технический результат - повышение помехоустойчивости, надежности и эффективности связи, тогда как потребление энергии может быть снижено. Для этого способ включает: этап S1, на котором главное устройство генерирует код последовательности посредством специфического кодера и передает код последовательности каждому подчиненному устройству непрерывно в течение заданного периода времени согласно запросу связи, причем специфический кодер является регистром сдвига с обратной связью, выполненным по конкретному многочлену, порядок и коэффициенты которого соотнесены с запросом связи, тогда как все коэффициенты и начальные значения не равны 0 в одно и то же время; заданный период времени больше суммы периода сна и периода обнаружения подчиненного устройства или равен ей, что составляет цикл сна и приведения в рабочее состояние; этап S2, на котором подчиненное устройство принимает непрерывную часть кода последовательности в период обнаружения, декодирует код последовательности посредством декодера, соответствующего кодеру, и выполняет соответствующую операцию согласно результату декодирования. 2 н. и 10 з.п. ф-лы, 5 ил.
Изобретение относится к технике связи и предназначено для кодирования и декодирования сигналов. Технический результат - повышение точности кодирования и декодирования сигналов. Способ кодирования сигналов включает в себя получение сигнала частотной области согласно входному сигналу; выделение предварительно определенных битов сигналу частотной области согласно предварительно определенному правилу выделения; регулирование выделения битов для сигнала частотной области, когда наибольшая частота сигнала частотной области, которому выделяются биты, превышает предварительно определенное значение; и кодирование сигнала частотной области согласно выделению битов для сигнала частотной области. 4 н. и 16 з.п. ф-лы, 9 ил.
Изобретение относится к области телекоммуникаций и предназначено для защиты передаваемой секретной информации. Технический результат - высокий уровень защищенности зашифрованной информации. Способ шифрования информации, включающий построение таблицы соответствий символов и их эквивалентов в пространстве (00; FF) в шестеричной системе исчисления, генерирование новой таблицы соответствий путем изменения оригинальной таблицы, осуществляя сдвиг таблицы оригинала, т.е. на указанное число символов сдвигается строка соответствий, кодирование исходной информации и сжатие ее до желаемого объема с использованием соответствующей таблицы кодировки Unicode. 2 табл.
Изобретение относится к кодированию/декодированию цифрового сигнала, состоящему из последовательных блоков выборок. Технический результат заключается в повышении качества кодированного звука. Кодирование содержит применение взвешивающего окна для двух блоков из М последовательных выборок. В частности, такое взвешивающее окно является асимметричным и содержит четыре отдельных участка, продолжающихся последовательно по двум упомянутым выше блокам, при этом первый участок возрастает в течение первого временного интервала, второй участок имеет постоянное взвешивающее значение в течение второго временного интервала, третий участок уменьшается с течением третьего временного интервала и четвертый участок имеет постоянное взвешивающее значение в течение четвертого временного интервала. 6 н. и 11 з.п. ф-лы, 10 ил.
Изобретение относится к области цифровой обработки сигналов, в частности к способам кодирования-декодирования цифровых видеоизображений. Техническим результатом является повышение коэффициента компрессии видеоизображений при незначительном снижении качества декодированного изображения применительно к изображениям, имеющим высокочастотный характер спектра сигнала. Предложен способ кодирования-декодирования цифровых видеоизображений. Согласно способу в процессе кодирования к низкочастотному компоненту вейвлет-преобразования для сглаживания исходной функции построчно подмешивают добавочный высокочастотный компонент, который используют для кодирования, но подавляют на стороне декодирования посредством использования фильтра нижних частот. Причем кодирование реализуют при использовании функционала с двумя целями повышения коэффициента компрессии данных и сохранения качества декодируемого изображения, а характеристики фильтра декодера учитывают как ограничение связи на стадии кодирования. 8 ил., 3 табл.
Изобретение относится к области техники беспроводной связи. Технический результат – повышение качества связи за счет подавления последовательных помех между потоками сигналов. Способ предварительного кодирования включает в себя: выполнение предварительной обработки предварительного кодирования для сигнала, который должен передаваться, причем предварительная обработка вызывает увеличение мощности сигнала, который должен передаваться; выбор алгоритма ограничения мощности согласно правилу выбора; выполнение операции ограничения мощности для предварительно обработанного сигнала согласно выбранному алгоритму ограничения мощности; и формирование предварительно кодированного сигнала согласно сигналу с ограниченной мощностью. Вариант осуществления настоящего изобретения дополнительно раскрывает передающее устройство, приемное устройство и систему предварительного кодирования. В настоящем изобретении неблагоприятное влияние, оказываемое посредством операции ограничения мощности на передачу сигналов, может уменьшаться в максимально возможной степени в то время, когда мощность передачи ограничена посредством использования операции ограничения мощности. 5 н. и 12 з.п. ф-лы, 8 ил.
Настоящее изобретение относится к области кодирования и декодирования и предназначено для квантования векторов огибающих частот. Технический результат – повышение эффективности квантования векторов огибающих частот. Способ включает в себя: разделение N огибающих частот в одном кадре на N1 векторов, где каждый вектор в N1 векторах включает в себя M огибающих частот; квантование первого вектора в N1 векторах посредством использования первой кодовой книги для получения кодового слова, соответствующего квантованному первому вектору, где упомянутая первая кодовая книга разделяется на 2B1 участков; определение согласно кодовому слову, соответствующему квантованному первому вектору, что квантованный первый вектор ассоциируется с iым участком в 2B1 участках упомянутой первой кодовой книги; определение второй кодовой книги согласно кодовой книге iго участка; и квантование второго вектора в N1 векторах на основе упомянутой второй кодовой книги. В вариантах осуществления настоящего изобретения огибающие частот разделяются на множество векторов с меньшими размерами, так что квантование векторов может быть выполнено в отношении векторов огибающих частот посредством использования кодовой книги с меньшим количеством битов. 2 н. и 6 з.п. ф-лы, 3 ил.
Группа изобретений относится к области кодирования. Техническим результатом является повышение эффективности сжатия данных. Способ кодирования входных данных (D1) включает определение по существу повторяющихся блоков данных и/или пакетов данных по меньшей мере в одном из фрагментов входных данных (D1), при этом блоки данных и/или пакеты данных включают соответствующее множество элементов, где элементы включают множество битов; определение, являются ли элементы неизменными внутри по существу повторяющихся блоков данных и/или пакетов данных, и/или определение, что элементы внутри по существу повторяющихся блоков данных и/или пакетов данных изменяются; кодирование неизменных элементов в кодированные данные (Е2) с использованием по меньшей мере одного соответствующего символа или по меньшей мере одного соответствующего бита, указывающего на отсутствие изменений в неизменных элементах по сравнению с соответствующими им элементами в опорном блоке данных и/или пакете данных; и кодирование измененных элементов в кодированные данные (Е2). 6 н. и 28 з.п. ф-лы, 8 ил.
Изобретение относится к дешифраторам. Технический результат заключается в повышении быстродействия устройств преобразования информации с использованием заявляемого дешифратора. Первый логический вход устройства связан со входом третьего токового зеркала, второй логический вход устройства соединен со входом первого токового зеркала, первый токовый выход первого токового зеркала соединен с объединенными эмиттерами второго и пятого выходных транзисторов и через вспомогательный источник опорного тока связан со второй шиной источника питания, второй токовый выход первого токового зеркала соединен с объединенными эмиттерами первого и четвертого выходных транзисторов и подключен к первому токовому выходу третьего токового зеркала, коллектор второго выходного транзистора связан со входом второго токового зеркала, токовый выход которого подключен к объединенным эмиттерам третьего и шестого выходных транзисторов и связан со вторым токовым выходом третьего токового зеркала, причем коллектор пятого выходного транзистора связан со второй шиной источника питания. 3 з.п. ф-лы, 5 ил.
.
Микросхема К176ИД1, К561ИД1
Неполный двоично-десятичный дешифратор имеет 4 входа для приема двоичного кода и 10 выходов его десятичного эквивалента.
Активный уровень и входа и выхода – высокий. При подаче на микросхему двоичного кода в диапазоне 8-15 на всех выходах устанавливается низкий логический уровень (дешифрация не производится). Дополнительных входов для стробирования микросхема не имеет, тем не менее, расширение разрядности несложно реализовать, если пожертвовать двумя последними десятичными разрядами:
В приведенной схеме в качестве стробирующего сигнала для DD2 используется инвертированный старший разряд входного кода. При этом выводы 4,5 (старшие десятичные разряды 8,9) микросхем не используются, а схема представляет собой полный двоично-десятичный дешифратор на 4 бита.
На следующем рисунке за счет использования отдельной микросхемы для управления дешифраторами число выходов увеличено до 64 (6-ти байтный входной код).
——————————————-
Микросхема К176ИД2
Дешифратор-преобразователь. Предназначен для преобразования двоичного кода в код для семисегментного индикатора. Цепей для управления десятичной точкой в микросхеме не предусмотрено. Кроме собственно дешифратора микросхема имеет триггер-защелку, позволяющий запоминать текущие данные.
Имеет четырехразрядный вход данных и семь выходов для подключения семисегментного цифрового индикатора. Активные уровни входа и выхода высокие, но при необходимости могут инвертироваться сигналом по служебному входу S. При низком уровне на этом входе активный выходной сигнал высокий, при «1» на S – низкий. Это позволяет подключать цифровые матрицы как с общим анодом, так и с общим катодом без дополнительных инверторов. Еще один служебный вход К служит для управлением матрицы. «0» на входе К разрешает отображение, «1» гасит матрицу.
И третий служебный вход С служит для защелкивания информации, поступающей на вход дешифратора. При высоком уровне на С сигнал немедленно дешифруется и подается на индикатор. При изменении его на «0» входной код защелкивается и отображается независимо от изменений на входе до тех пор, пока уровень на входе С снова не станет высоким. Запоминание происходит по спаду высокого уровня.
Выходные ключи микросхемы К176ИД2 в состоянии выдерживать токи короткого замыкания численно равные уровню питающего напряжения (в мА) и потому могут быть нагружены непосредственно на светодиодные индикаторы (к примеру, АЛ305, АЛС324, АЛС321) без дополнительных усилителей тока.
Микросхема К176ИДЗ
Полный аналог К176ИД2 по расположению выводов и алгоритму работы. Отличие заключается в выходных ключах, выполненных по схеме с открытым стоком. Это позволяет непосредственно подключать к выходу дешифратора аноды люминесцентных индикаторов, требующих для своего питания относительно высокого напряжения (до 15 В). При использовании микросхемы совместно с такими индикаторами на служебный вход S нужно подать лог. «0».
——————————————-
Микросхема 564ИД4
Дешифратор-преобразователь. Предназначен для преобразования двоичного кода в код для семисегментного (в том числе и ЖК) индикатора. Цепей для управления десятичной точкой нет.
Основное отличие от К176ИД2 – наличие третьего вывода для питания выходных ключей, которые выдерживают напряжение до 15 В. Для противофазного питания ЖКИ существует специальный усилитель (вход S, выход Р). Рассмотрим его работу подробнее на примере подключения ЖК индикатора ИЖКЦ1-1/18.
Предположим, сам дешифратор как и все предыдущие узлы прибора питается напряжением 5 В (вывод16), а ЖК индикатору требуется переменное напряжение амплитудой 15 В. Для организации питания ЖКИ поступаем следующим образом: на вывод 7 подаем 15 В (третий вывод питания), а на вывод 6 (вход S) сигнал уровня ТТЛ (5 В) и частотой 100Гц. Этот сигнал проходит к выводу 1 (вывод Р) без инверсии, но амплитуда его увеличивается до напряжения 15 В.
Этот же сигнал при активном уровне (лог.1) инвертирует сигналы с выхода дешифратора (аналогично 176ИД2,3). Поскольку выходные ключи микросхемы питаются от источника 15 В, то уровень на них будет изменяться от 0 до 15 В с частотой 100 Гц, причем в противофазе с сигналом Р. Таким образом на активных сегментах индикатора будет присутствовать переменное напряжение, на неактивных – 0.
Стоит заметить, что дешифратор является полным – т.е. в состоянии отображать не только цифры от 0 до 9, но и символы «L», «Н», «Р», «А», «-» соответственно двоичному коду 10-14. При коде 15 все сегменты гасятся.
Хотя основное предназначение микросхемы – управление ЖК индикатором, ее выходной мощности достаточно для зажигания светодиодной матрицы (при напряжении питания до 10 В – даже без токоограничивающих резисторов). Изменяя уровень на входе S, можно питать матрицы как с общим анодом, так и с общим катодом. Выход Р при этом не используется.
——————————————-
Микросхема 564ИД5
Дешифратор отличается от 564ИД4 отсутствием выхода Р и имеет четырехразрядный регистр-защелку, аналогичную К176ИД2.
Управление регистром осуществляется по входу С: «1» — прямое прохождение кода на дешифратор и далее на выходы для подключения сегментов индикатора, «0» — защелкивание информации для отображения. В таком режиме микросхема не реагирует на изменение двоичного кода на входе. Защелкивание информации происходит в момент спада уровня на входе С.
Интересная особенность дешифраторов К176ИД2, К176ИД3, 564ИД4 и 564ИД5 – одинаковая разводка одноименных выводов входа и выхода.
——————————————-
Микросхема КР1561ИД6
Один корпус микросхемы содержит два независимых двоично-десятичных дешифратора на два входа и четыре выхода. Каждый дешифратор снабжен входом стробирования.
Активные уровни входа и выхода – высокие, входа стробирования – низкий. При «0» на входе S дешифратор работает (на выходе появляется десятичный эквивалент входного кода), при «1» — все выходы устанавливаются в «0».
Микросхема КР1561ИД7
Полный аналог КР1561ИД6 по разводке и алгоритму функционирования, но на выходах обоих дешифраторов стоят инверторы (активный уровень выхода – низкий).
Из-за наличия инверсных выходов микросхема идеально подходит для управления большинством КМОП дешифраторов при их каскадном включении. На рисунке ниже в схеме управления группой К561ИД1 применен один дешифратор микросхемы КР1561ИД7, что позволило построить дешифратор с 32 выходами всего на пяти корпусах.
Для построения полного дешифратора на 8 выходов к микросхеме КР1561ИД6 (выходной код – прямой) или КР1561ИД7 (выходной код – инверсный) достаточно добавить всего один инвертор:
——————————————-
На следующем этапе определения потребности аптечной организации в товарных ресурсах проводят планирование (нормирование) товарных запасов. При этом норматив товарных запасов рассчитывают, как правило, на конец планового периода, поскольку входные запасы, т.
е. запасы на начало планового периода, равны товарным запасам на конец предпланового периода.
Норматив товарных запасов - оптимальный размер товарных запасов, обеспечивающий бесперебойную продажу товаров при минимуме затрат.
Планирование товарных запасов проводят как в днях оборота, так и в денежном выражении. При этом взаимосвязь между данными показателями выглядит следующим образом:
Онорм - Дплан " О дн. норм!
где О норм - плановая сумма (норматив) товарных запасов, р.; Д,^ - среднедневной товарооборот в плановом периоде, р.; О дн норм - норматив товарных запасов, дни.
При нормировании товарных запасов могут стоять две задачи:
1) установить норматив товарных запасов в сумме по всей номенклатуре товаров для обеспечения балансовой увязки элементов товарооборота;
2) установить нормативный, оптимальный запас в натуральных и денежных измерителях по отдельным ассортиментным позициям для обеспечения спроса.
Нормирование товарных запасов в сумме по номенклатуре. Установление прогнозного размера (норматива) товарных запасов в сумме по всей номенклатуре товаров для обеспечения балансовой увязки элементов товарооборота построено на методике нормирования общей величины товарных запасов в сумме (в ценах покупки) и в относительном показателе - времени обращения, или днях запаса.
Методика нормирования товарных запасов включает четыре этапа:
1) определение фактической товарооборачиваемости в текущем году;
2) анализ товарооборачиваемости за ряд лет и выявление динамики показателя;
3) установление норматива товарных запасов в днях;
4) установление норматива товарных запасов в сумме.
Движение товарного запаса характеризуется, с одной стороны, систематическим расходованием товаров, входящих в товарный запас, с другой - систематическим пополнением товарного запаса. Это движение товарного запаса представляет собой процесс товарооборачиваемости.
Для определения фактической товарооборачиваемости в текущем году сначала рассчитывают средний товарный запас по формуле средней арифметической или средней хронологической.
Сведения о фактических товарных запасах (остатках) в сумме содержатся в документах инвентаризаций, товарных отчетах, бухгалтерском балансе.
Фактическую товарооборачиваемость (время обращения) в днях определяют одним из трех способов, описанных в табл. 10.2.
После расчета фактической товарооборачиваемости в базисном году проводят ее анализ за ряд лет, выявляют динамику показателя.
Между скоростью движения и размером запасов существует обратная взаимосвязь: чем быстрее движутся товары, тем меньше при прочих равных условиях размер запасов (в днях), и наоборот.
Также необходимо учесть, что темп роста товарооборота должен быть всегда выше темпа роста товарных запасов. Общей положительной тенденцией является ускорение товарооборачиваемости и снижение времени обращения. Так устанавливают норматив товарных запасов в днях. Поэтому необходимо изыскивать резервы ускорения товарооборачиваемости, т. е. снижения дней запаса.
Норматив товарных запасов в абсолютных показателях в сумме на планируемый год рассчитывают как произведение плановой однодневной реализации IV квартала (т. е. квартала с самым большим товарооборотом) в оптовых ценах на плановый норматив товарных запасов в днях.
Норматив товарных запасов устанавливается ежегодно на конец планируемого периода, а также на конец каждого квартала с учетом оборота соответствующего квартала.
Установление норматива на конец каждого квартала начинают с определения абсолютного показателя - суммы товарных запасов. С этой целью определяют на какую сумму запланировано увеличение товарного запаса на конец планируемого года по сравнению с нормативами базисного года, т. е. сумму пополнения товарных запасов. Эту сумму делят на четыре равные части. Норматив I квартала планируемого года увеличивают по сравнению с нормативом базисного года на ] / 4 часть пополнения товарного запаса. Норматив II квартала будет больше, чем I квартала еще на ] / 4 часть пополнения товарного запаса и т.д., т.е. сумму пополнения то-, ирных запасов равномерно распределяют по кварталам.
Норматив товарного запаса в днях в каждом квартале устанавливается путем деления норматива товарного запаса каждого квартала в сумме на однодневный оборот соответствующего квартала.
Пример. Рассчитаем норматив товарных запасов на планируемый период, используя следующие данные:
Планируемый товарооборот, тыс. р................................ 15 564
В том числе:
в I квартале............................................................... 3 579,7
II квартале................................................................ 3 735,4
III квартале.............................................................. 4046,6
IV квартале............................................................. 4 202,3
Планируемый уровень валового дохода, %....................... 18,1
Фактическая товарооборачиваемость, дни.......................... 22
Плановая товарооборачиваемость, дни............................... 21
Норматив товарных запасов в сумме, тыс. р...................... 803
Поскольку в данной аптечной организации не наблюдается ускорения товарооборачиваемости, плановый норматив товарных запасов устанавливают путем сокращения фактической товарооборачиваемости на I день.
Товарный запас в сумме (в оптовых ценах) будет равен произведению плана однодневной реализации IV квартала на число дней запаса.
План однодневной реализации IV квартала будет равен плановому объему товарооборота IV квартала (в оптовых ценах), деленному на 90.
Если торговая маржа в планируемом году 18,1 %, тогда коэффициент себестоимости составит 81,9% (100 - 18,1).
План однодневной реализации IV квартала составит (4 202,3- 81,9 % : : 100%): 90 = 38,2 тыс. р.
Аналогично рассчитывают план однодневной реализации остальных кварталов: I квартала - 32,6 тыс. р.; II квартала - 34,0 тыс. р.; III квартала - 36,8 тыс. р.
Норматив товарных запасов равен 38,2 - 21 день = 803 тыс. р.
Для распределения норматива товарных запасов по кварталам необходимо определить сумму пополнения товарных запасов по сравнению с текущим годом: 803 - 648 = 155 тыс. р.; разделить ее на 4 части: 155:4 = = 38,75 тыс. р.
Норматив товарных запасов I квартала составит 648,0 + 38,75 = = 686,75 тыс. р., И квартала - 686,75 + 38,75 = 725,5 тыс. р., III квартала - 725,5 + 38,75 = 764,25 тыс. р., IV квартала - 764,25 + 38,75 = 803 тыс. р.
Норматив товарных запасов I квартала (в днях) составит 686,75: 32,6 = = 21,1 дня; II квартала - 725,5:34,0 = 21,3 дня; III квартала - 764,25:36,8 = = 20,8 дня; IV квартала равен нормативу на год - 21 день.
Нормирование товарных запасов по ассортименту. Нормирование товарных запасов по ассортименту (по отдельным товарным группам, ассортиментным позициям) осуществляется по составным элементам запаса текущего хранения в зависимости от их назначения в процессе реализации (рис. 10.3).
Рабочего запаса, который состоит из набора товаров аптечного ассортимента в торговом зале;
Запаса текущего пополнения, предназначенного для обеспечения бесперебойной продажи товаров на период до очередного поступления товаров;
Запаса на период от подачи заказа до получения товара. Страховой запас предназначен для обеспечения бесперебойной продажи товаров в случае возникновения непредвиденных обстоятельств (резкое возрастание спроса, невозможность осуществить своевременную закупку и поставку товаров и т. п.).
где Зопт - оптимальный запас; З СТТ1ах - страховой запас.
Оптимальный запас. Оптимальный размер запаса можно определить, используя несколько методических ПОДХОДОВ (рис. 10.4).
Один из таких подходов основан на определении составных элементов оптимального запаса. Используя данный подход, оптимальный запас в днях исчисляют по формуле
"/гЗ т п + Т 3;
где З р - рабочий запас, дни; 3 1П - запас текущего пополнения, Дни; Т 3 - время от подачи заказа до получения товара, дни.
Рабочий запас включает:
1) представительный ассортиментный набор (демонстрационный запас, находящийся в торговом зале, который должен содержать все многообразие ассортимента товаров каждой товарной группы);
2) запас в размере однодневного оборота (также хранится в торговом зале, ежедневно пополняется за счет запаса текущего пополнения и предназначается для непосредственного отпуска товаров покупателям);
3) запас на время приемки и подготовки товаров к продаже (определяется на основе данных о средних затратах времени на выполнение этих целей).
Размер рабочего запаса зависит от объема реализации, специализации аптеки и определяется следующим образом:
О _ Нз.П + Д р,
Д " г °П.П1
где Н а п - представительный ассортиментный набор, р.; Д - однодневный товарооборот, р.; В п п - время на приемку и подготовку товаров к продаже, дни.
Стоимостная оценка представительного набора ЛП в торговом зале зависит от цены каждого ЛП в наборе:
Н а. п = Ц^,
где Ц - средняя цена одной ассортиментной разновидности, р.; N - общее количество ассортиментных разновидностей, ед.
При определении затрат времени на приемку и подготовку к реализации товаров (В пп) используют методы хронометража.
Запас текущего пополнения зависит от частоты завоза товаров и комплектности поступления, которая характеризует среднее количество ассортиментных разновидностей, обновляемое каждой партией поставки. Чем выше частота завоза (т.е. меньше интервал между поставками) и комплектность поставки, тем меньше величина запаса текущего пополнения. Для его нормирования определяют период и частоту завоза, величину спроса, порядок подачи заявок. Период и частота завоза товаров зависят от числа дней продажи, которые обеспечиваются поставкой. Запас текущего пополнения (З тп) может составлять 50-60% оптимального запаса; рассчитывается по формуле где / - средний интервал между поставками, дни; п - количество ассортиментных разновидностей в одной партии, ед.
Запас на период между подачей заказа и получением товара (З зт) определяется временем, необходимым для оформления заказа и получения товара; рассчитывается по формуле
з зт =Д-т 3 ,
где Т 3 - время от подачи заказа до получения товара, дни.
Пример. Рассчитаем норматив товарных запасов по составным элементам, используя следующую информацию о группе товаров «Косметическая и парфюмерная продукция»: общее количество ассортиментных разновидностей гигиенических и косметических средств в данной аптечной организации 30 ед. при средней цене 37 р., в каждой партии поставки, которая осуществляется с интервалом в 15 дней, завозится 15 ед. неповторяющихся ассортиментных разновидностей; время на приемку и подготовку товара к продаже - 0,4 дня, страховой запас составляет 25 % запаса текущего пополнения; время от подачи заказа до получения товара - 3 дня; однодневный товарооборот по группе «Косметическая и парфюмерная продукция» составит в планируемом году 1,38 тыс. р. (498:360).
Расчет норматива товарного запаса проводим в следующей последовательности:
1) Н ап = 37 30 = 1 ПО р.;
2) З р = (1 110 + 1 380): 1 380 + 0,4 = 2,2 дней;
3) З тп = 15 - (30: 15) = 30 дней;
4) З страл. = З т. п 25: 100 = (30 - 25): 100 = 7,5 дней;
5) 3 опт = 2,2 + "/ 2 - 30 + 3 = 20,2 дня;
6) Од Н норм = 20,2 + 7,5 = 27,7 = 28 дней, или О норм = 1 380 р. ■ 28 дней = = 38 640 р.
Для расчета оптимального запаса по отдельным ассортиментным позициям в натуральных или денежных измерителях используют несколько методик.
Оптимизация снабжения с учетом затрат на создание товарного запаса. Расчетный механизм этой модели основан на минимизации совокупных затрат по закупке и хранению запасов в организации, которые служат критерием оптимальности величины запаса. Эти затраты делятся на две группы:
1) издержки выполнения заказа 5 (сумма затрат по составлению заказа, завозу товаров, включая расходы по транспортировке и приемке товаров);
2) издержки хранения запасов С (сумма затрат по хранению товаров, включая содержание помещений для хранения и оборудования, зарплату персонала, потери при хранении и др.).
Расчет проводят по формуле Уилсона:
где О - оптимальный запас, ед.; Р - товарооборот, ед.; £ - издержки выполнения заказа, р.; С - издержки хранения запаса, р.
Для использования этой модели определения запасов в практической деятельности аптечной организации необходимо прежде всего получить информацию о затратах по хранению (С) и завозу (5) товаров. Работа эта достаточно трудоемкая, поскольку требует обработки большого массива первичной документации. Поэтому этот методический прием наиболее эффективно применяется при расчете оптимальной величины запаса на аптечных складах, базах, фирмах-производителях. Использование модели Уилсона в деятельности розничных аптечных организаций ограничено.
Оптимизация снабжения на основе снижения возможных убытков при нехватке товара. Расчеты основаны на учете колебаний реализации в течение года. Данный методический прием может быть использован как оптовым, так и розничным звеном.
В первую очередь рассчитывают средний оптимальный запас по формуле
 |
где О - средний оптимальный запас, ед.; о - среднеквадратическое отклонение; М - среднемесячная реализация, ед.; М„ - фактическая реализация за месяц, ед.; п - число месяцев.
Затем определяют оптимальный запас (О):
Страховой запас. Страховой (резервный) запас создается для бесперебойного удовлетворения непредвиденно меняющегося спроса в интервале времени на выполнение заказа. Когда фактическое потребление (фактический спрос) выше расчетного, страховой запас предотвращает преждевременное истощение запасов товаров в аптеке. Страховой запас может быть рассчитан:
С учетом интервала времени между поставками;
С учетом уровня обслуживания.
При использовании первого подхода, основанного на имеющейся информации о среднемесячном потреблении и интервале времени между поставками, страховой запас (Н) определяют по формуле
где М - среднемесячная реализация, ед.; / - интервал времени между поставками, мес.
Размер резервного (страхового) запаса в определенной мере зависит от максимальной величины ожидаемого спроса, а также от риска и соответствующих издержек, связанных с невыполнением заданного уровня обслуживания.
С учетом уровня обслуживания страховой (резервный) запас может быть рассчитан по формуле
где К - уровень обслуживания.
Показателем уровня обслуживания в розничной торговле может быть неудовлетворение спроса. Поскольку фактические издержки, связанные с дефицитом, определить трудно, го обычно устанавливают желательный уровень обслуживания, выражая его через вероятность дефицита.
Уровень обслуживания может быть рассчитан одним из приведенных ниже способов и является задаваемой величиной:
К - Дг д /У т,
где Л/д - число единиц доставленного товара (без задержек); /У т - требуемое число единиц товара;
К - Т б /Т оШ,
где Т 6 - число дней, когда товар бесперебойно имелся в продаже; Г о6щ - общее количество дней в периоде.
Пример. Рассчитаем норматив товарного запаса по отдельным ассортиментным позициям, используя данные табл. 10.6.
Данные для определения норматива товарных запасов по отдельным ассортиментным позициям
Для оптового звена определяем размер оптимального запаса по формуле Уилсона:
0 = 2(Л/+3,Зо),
для этого сначала определим среднемесячную реализацию:
М = 13,5:12 = 1,125 тыс. уп. Среднеквадратическое отклонение составит
с = ^0,123 -1,125) 2 + (1,124 -1,125) 2 +... + (1,127 -1,125) 2 = Q ^
Таким образом, оптимальный запас для розничного звена равен
Q = 2(1,125 + 3,3 - 0,001) = 2,257 тыс. уп.
Страховой запас рассчитаем с учетом интервала времени между поставками:
Н = 1,125 = 0,795 тыс. уп.
Норматив товарных запасов в аптечной организации равен О ноР м = Q+ Н= 2,257 + 0,795 = 3,052 тыс. уп.
10.4.Определение общей потребности в товарных ресурсах и разработка плана поступления товаров
Общая потребность в товарных ресурсах и в необходимом объеме поступления товаров определяется исходя из балансовой формулы розничного товарооборота.
Необходимый объем поступления товаров в планируемом году определяют путем исключения из общей потребности в товарах, имеющихся у аптеки на начало планируемого года товарных запасов:
П = Р + О к - О н.
Поступление рассчитывают в оптовых ценах, поэтому все элементы товарного уравнения должны быть в сопоставимых ценах.
По этой формуле рассчитывается поступление на весь год. В большинстве аптек товар поступает несколько раз в году и даже несколько раз в месяц. Распределение товарного поступления, обеспечивающее его ритмичность в течение года, осуществляется с помощью теории управления запасами.
Пример. Определим потребности в товарных ресурсах, используя следующие показатели:
Потребность в товарных ресурсах, тыс. р.:
продажа товаров...................................................... 12 746,9
товарные запасы на конец года................................... 803,0
Итого........................................................................... 13 549,9
Источники обеспечения потребности, тыс. р.:
товарные запасы на начало года.................................. 648,0
поступление товаров................................................ 12901,9
Объем реализации на планируемый период (Р) равен 15 564 тыс. р. (в розничных ценах).
Планируемый уровень валового дохода равен 18,1 %, значит, коэффициент себестоимости - 81,9%, тогда объем реализации в оптовых ценах будет равен: 15 564 -81,9 % : 100 % = 12 746,9 тыс. р.
Товарные запасы на начало планируемого периода (О н) составят 648 тыс. р.; товарные запасы на конец планируемого периода (норматив товарных запасов) (О к) - 803 тыс. р.; план поступления (П) - 12 746,9 + + 803 -648,0= 12 901,9 тыс. р.
В табл. 10.7 представлен проект плановых показателей товарных ресурсов аптечной организации.
План основных показателей хозяйственно-финансовой деятельности аптечной организации (товарооборот, издержки, прибыль, товарные
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
